ter Meer, Steinmeister & Partner GbR Einspruch gegen EP 1 197 830 Hynix Semiconductor ./. Rambus Inc. Dokument D8

⑩日本国特許庁(JP)

⑩特許出願公開

^図 公 開 特 許 公 報 (A) 平2−12687

®Int. Cl. ⁵

۲

識別記号

庁内整理番号

❸公開 平成2年(1990)1月17日

G 11 C 11/401 H 01 L 27/108

8522-5B G 11 C 11/34 8624-5F H 01 L 27/10

362 F 325 T

審査請求 未請求 請求項の数 1 (全8頁)

夕発明の名称 多重線キャッシュDRAMを用いた処理システム

②特 顕 平1-80240

②出 願 平1(1989)3月30日

優先権主張 Ø1988年3月31日匈米国(US) 175875

⑫発 明 者 ケイス イー。デイー アメリカ合衆国テキサス州オースチン,ハンコック ドラ

フエンドーフ イブ 3504

⑪出 顋 人 デキサス インスツル アメリカ合衆国テキサス州ダラス, ノース セントラル

メンツ インコーポレ エクスプレスウエイ 13500

イテツド

四代 理 人 弁理士 浅 村 皓 外2名

明 和 由

1、発明の名称

多園日キャッシュ DRAMを用いた処理システム

2. 特許請求の範囲。

(1) 関値上、行と列に配置された個々のメモリ・セルのアレーを含み、個々のメモリ・セルの前記アレーのメモリ・セルの行から、データ信号を受けまた配慮するパッファを含み、このパッファは一個以上のプロックに分けられることを含むメモリな器。

3. 発明の詳細な説明

<u>乗業上の利用分野</u>

本程明は半導体メモリに関連し、詳細にはか的 列デコード(SCD)型のダイナミック・ランダム・アクセス・メモリ・アレー、及びそのような 装置を用いるシステムに関連する。

建来の技術及び問題点

近年データ処理システムの後々の変素が、様々 な列合でまた様々な方向において改良されている。 プロセッサ、特にマイクロプロセッサは、より強 力でより高速になり、非常に違いクロック速度で 実行できるようになった。一方メモリは、著しく 耳湿になってはいないが、そのピット・サイズを 何倍にも増やし、1ピット当りの費用を低減させ た。これは特にダイナミック・ランダム・アクセ ス・メモリ(DRAM)に当てはまる。よってこ れらの耳密度メモリを、マイクロプロセッサがデ ータを取り出し、利用し、送り戻す速度とより互 換性のある速度で、アクセスするために、多くの 方法が提案され、明発されてきた。この様な方法 の一つに、キャッシュ・メモリを用いて、主記塩 **装置からのデータの一郎を記憶する方法がある。** この方法は、少なくとも二つの条件がそろえば成 **功する。二つの条件というのは、キャッシュ・メ** モリとして用いられるメモリのアクセス時間が、 主紀は装置よりも考しく遊いことと、このキャッ シュ・メモリに記憶されるデータの一体が、専門 用却で「ヒット」と言う、マイクロプロセッサに よりアクセスされる可能性が高いことである。こ

れらのキャッシュ記憶装置の実現は、本技術分野 において開替されている。

からランダム・アクセス・メモリ(SRAM)クセス・メモリ、その選はに、ロRAMメモリンシュ・メモリに用いて、メモリにカーのに、ロRAMののに対して、カーののには、ロRAMののでは、カーののでは、カーののでは、カーののでは、カーののでは、カーのでは、

しかしながらSRAMキャッシュ・メモリを、 DRAMメモリ・アレーに置くことが考案されている。この方法により、DRAMをアクセスする際に生じる速度の問題に、何らかの解決策が提供される。この方法による欠点は次のとおりである。
1)ヒットの可能性を高くするためには、比較的に大きなキャッシュを設けなければならないと信

マッシュ・メモリに対して、許容限度以上にチップ上の空間を用いる問題が解決される。しかしながらこの方法により、行は主記憶装置、DRAM、アレー列の数と同等なメモリ・セルを含むが、キャッシュ・メモリの行をたった一個しか提供しないという欠点が生じる。よって「ヒット」の可能性は、一般的にそれ程度くはない。

グッドマンとチィアングの提案を更になりまたは、「1乗」の装置の代わりに、「2乗」の装置が使用される。含い換えると、例えば1Mピットを選を見かれている。含い換えてのの中に、1024××10024のメモリーをのである。では、のの中に、1024××10000円では、10

じられてきた。SRAMセルに必要な空間のため、DRAMチップに妥当な可はののキャッシュを設けることにより、許容限度を実現するのを登れた。2)キャッシュ配金装置を実現するののではいた。 型及びしつスタ・サポートもののででででいる。 型及びしつのな空間をおいたののでででででいません。 ではいか、これをオファンにに配分のでではいいが、これをオファンにに配分のではいいないが、これをオファンにはいいではいいではいいではいいが、これを表現とし、オン・チップ配置の連収によりによりによりによりにはいた。

1 E E E コンピュータ・ソサエティ・プレスの、コンピュータ構造の第11回論文集の、グッドマンとチィァングによる、「メモリ暦暦としての診の別RAMの利用」(1984年)の第167万至174ペーシでは、現在の節的別デコードDRAM装置の、センス・アンプ行か、節的行バッファを、キャッシュ・メモリとして使用することを配案している。節的行バッファは既に装置上にあるので、この登録により、帝暦の低いSRAMキ

四四点を解決するための手段及び作用

キャッシュ記憶装置で高いヒット本を達成する ためには、メモリ・セルの数という点では大きな キャッシュが必要であることは広く知られている。 しかしながら、検討的なモデル分析と実際にソフ トウェアを実行することにより、従来のソフトウ

特開平2-12687(3)

ェアを実行する従来のマイクロプロセッサ・シス テムでは、キャッシュ・システムでキャッシュさ れたメモリ・アレーの分類したセグメントの数は、 キャッシュのヒット事に対して、セグメントの艮 さよりも、もっと重要であるということが発見さ れた。例えば、単一のメモリ・アレー行からキャ ッシュされた1024メモリ・セルの線は、長さ が512メモリ・セルのキャッシュ、または長さ が256メモリ・セルのキャッシュよりも、従来 の処理が支行される間、ヒットの可能性は著しく 高くない。これは明らかに、従来のマイクロプロ セッサとソフトウェアが、指めて頻繁に遷続して メモリの位置にアクセスすることを必要とするが、 これらの連続的なアクセスは、ピットのランダム ・アクセス指定の必要により、またメモリ動作で 頻繁に用いられる二つ及び三つのモードのアドレ ス指定の実行により妨害される。これらの妨害に より、当然単一日キャッシュ・システムに、全キ ャッシュ列のダンピングが起こる。

この分析の結果、512メモリ・セルの長さの、

こつに分類して記憶されまたアクセスされたプロ ックもしくは部分から成るキャッシュは、例えば 1024メモリ・セルの長さの、単一に記憶され またアクセスされたプロックもしくは邸分よりも、 ヒットの可能性が高い。また、それぞれが256 メモリ・セルの及さである、四個のその様なプロ ックもしくは部分は、メモリ・セルの全体の数は 一定であるが、上述の一個もしくは二個のブロッ ク構造よりも、高いヒット半を達成する。1プロ ック当りのセル数をより少なくし、プロック数を より多くしていけは、形成されたキャッシュのヒ ット串を増すのに効果的であるが、プロックの数 が16前後に達した後は、各プロックをアドレス しまたアクセスするのに必要な論理及び誘切は、 選成されるヒット率の増加に比例して負担となる。 しかしながら、この様な胡伽が更に改良され、よ り多くのプロックを実現させることが予想される。

本発明は、機能上、装置の幅に渡って広がる即 的別パッファを持つ、従来のRAMフレーを提供 し、この節的別パッファは機能上、二個かそれ以

上のプロックもしくは部分に分割されている。これらのプロックもしくは部分は、アレー自体をアドレスすることなくアクセス可能な多重キャッシュをを、RAMアレーに提供する。

本見明は、多頭の部分にまたはプロックに分けられたキャッシュ線CDRAMを用いる、データ処理システムを提供する。

本発明により、実行可能なキャッシュを設ける のに、許容の不可能なチップ空間は必要とされない。

更に本発明により、キャッシュがチップ上に形成され、よってデータ信号の並列動作が、 容易に達成され得るであろう。

更に本発明により、多重線キャッシュが、「2 乗」、「4乗」、または「n乗」の装置の使用に 扱らずに速成され得る。

また本発明は、高い「ヒット」の可能性を規持するキャッシュ記憶装置を提供する。

更には、本発明は節的RAMの要素を利用する ことにより、データ倡导への早いアクセスを達成 する.

本発明に因有のこれら及び他の利点は、以下の 説明及び図面から明らかになろう。

<u>実順閉</u>

第1回では、従来の節的列デコード・ダイナミ ック・ランダム・アクセス・メモリ・アレー10 0 がプロック因で示される。ダイナミック・ラン ダム・アクセス・メモリのセルのn行とm列を持 つ、メモリ・セル・アレー20が、多風番月5で 示される、m並列接秧路により、静的列デコード · バッファ (SCD) 15へと汲続される。SC Dパッファと通信しているのは、列データ・マル チプレクサ25である。列データ・マルチプレク サ25は、例えば装置パス26で示されるアドレ ス入力和AO-A10を持つ。また入力としてA 0-A10を持つのは、行アドレス・マルチプレ クサ27である。従来の技術で良く知られるよう に、誰的列デコード・ダイナミック・ランダム・ アクセス・メモリ・アレーは、従来のように動作 し、デーク処理システムで、データを記憶しアク

特閒平2-12687(4)

セスする。公知のSCD DRAM装置の従来の 動作とシステムは、ここの説明で移正されるもの 以外、本発明のいかなる部分をも形成しない。

本発明を実施するシステムを、第2回を参照と して説明する。このシステムには、キャッシュノ DRAM製即装置3と、行/列アドレス・マルチ プレクサ5に投続するアドレス・バス2を持つ、 中央処理装置(CPU)がある。キャッシュ/D RAM制御装置3は、CPU1に戻されるMIS S億号出力11、行/列マルチプレクサ5に接続 する行/列フドレス出力4、行フドレス・ストロ ープ出力8、及び列アドレス・ストロープ出力9 を持ち、このうち後者こつの出力は、幾つかのD RAM装置了のそれぞれに接続する。行/列フド レス・マルチプレクサ5は、出力として、多重化 行/列アドレス・バス8を持ち、これも幾つかの DRAM装置でのそれぞれに接続する。DRAM 装置7は、CPUデータ・バス10を介して、C PU1へとデータを出力する。

プロック3のキャッシュ/DRAM制御装置を、

第3回を参照にして、更に説明する。 CPUアドレス・バス2が、コンパレータ34及びプロック・アドレス・デマルチプレクサ31に接続される。 プロック・アドレス・デマルチプレクサ31は、分割された静的列パッファの各プロック部に対する行アドレス 表示を記憶する、TAGレジスタ・ファイル32の分配したレジスタに 機 使上 提 続される。TAGレジスタ・ファイル32は、TAGアドレス・バス33により、コンパレータ34と 造得する。

コンパレータ34は出力ね11により、MISS信号をCPU1へ戻し、またDRAMが卸装置35の助する。DRAMが卸装置35の助作は本技術分野では良く知られており、よって詳地には説明しないが、これは行アドレス・ストロープ(RAS)の出力8、列アドレス・ストロープ(CAS)の出力9、及び行/列アドレス・セレクタ4を持つ。RAS及びCAS信号数は、DRAM7のそれぞれに接続され、行/列アドレク・セレクタ4は、行/列アドレス・マルチプレクサ

5へ入力される。

本発明によるDRAM装置を、第4回を参照と して説明する。DRAMは従来の構造のチャージ ・アレー71を含む。しかしながらアレーは、本 発明の範囲内で、静的ランダム・アクセスの変形 であっても良い。時間多重化行/列信号は、バス 6を介して装置へ入力される。タイミング及び制 部回路76は、RAS信用B及びCAS信用9を 受け、またDRAMの動作に必要であるが、閲略 化のためにここでは示されていない、例えばRE AD/WRしTE信号のような他の類類信号を受 ける。回路線75を介して、チャーツ・アレー7 1と並列通信するのは、一般的にセンス・アンプ ・セルから成る、静的パッファ72である。本発 明のチャージ・アレー71は、この図面では四個 のプロックに分割されて因示されていることに留 食されたい。場合により、分割されるかもしれな いが、実際には、m列に配置されたmメモリ・セ ルのn行から機能上成るチャーツ・アレーは、通 常物理的にはプロックに分割されない。ここでは

特開平2-12687 (5)

は通常、箱8及び9で活動化されたままであり、 よって公知のように、DRAMは節的アクセス・ モードとなる。キャッシュ/DRAM切御装置3 は、CPUアドレスからプロック・アドレス・フ ィールドをデコードし、デコードされたプロック ・アドレスに唯一関連し、また静的別パッファ7 2のアドレスされたプロックに唯一関連する、T AGアドレス・レジスタ・ファイル32を選ぶ。 .TAGレジスタは、当然チャーツ・アレー71の 行アドレスに対応する行アドレスを含み、チャー ジ・アレー71から、現在静的列パッファ72の プロックにあるデータのプロックが感知される。 TAGレクスタ・ファイル32からのTAGアド レスは、コンパレータ34へ出力され、ここでそ れはバス2のコンパレータ34へのCPUアドレ ス入力と比較される。もし行アドレスとタグ・ア ドレスが等しいならは、これはキャッシュ・ヒッ トである。もしアドレスが尊しくなければ、これ はキャッシュ・ミスであり、コンパレータはミス 題11にミス信号を出力する。

化させる。これによりDRAMはフレーフ1のア ドレスされた行から全行のデータを持て、静的列 ・バッファ72へ送る。DRAM蚜彈装置35は 次に、行/列マルチプレクサ5が列アドレス・フ ィールドをDRAMへ多乗化するようにさせ、線 9のCASを活動化する。DRAMは、プロック ・アドレス・デマルチプレクサ73により、プロ ック・アドレスをデコードし、酢的別パッファブ 2の対応するブロックが、アレー71から列の対 応するデータ・プロックをロードするようにさせ る。データの他のプロックは、顔的列バッファヘ ロードされない。DRAM制御装置はまた折しい 行アドレスを、TAGレジスタ・ファイル32の 対応するレジスタへロードする。列アドレス・ブ ィールドは、CPUテータ・パスへ正しいデータ ・ピットを出力するように用いられ、キャッシュ / DRAM制御装置は、CPUにデータを受ける よう信号する。

本発明を利用するシステムの動作を、READ サイクルに関して説明してきた。WRITEサイ もしヒットが示されれば、キャッシュ/DRAM胡卸装置はもはや動作しない。 なぜならば、 割卸装置3 のこれらの動作の囚、列アドレスはDRAMにより利用され、節的列パッファ 7 2 からデータ・ピットが選ばれるからである。 データはDRAMからCPUデータ・パス 10へ移され、CPUはそのメモリ・サイクルを完了する。

クルは、多望なパッファの構造に本質的に関係なく、本技術分野で知られる世来の方法で、 実行されても良い。しかしながらキャッシュ / DRAM 財御装置35 は、静的列パッファ 72 に記憶されたプロック・データの行の変更に合わせて、 TAG レジスタ・ファイルを更新する必要があるであ

 (1) 機能上、行と列に配置された個々のメモリ・セルのアレーを含み、個々のメモリ・セルの前記アレーのメモリ・セルの行から、データ信号を受けまた記憶するパッファを含み、このパッファは一個以上のプロックに分けられることを含むメモリ複響。

(2) 前記第1項に記載されたメモリ装置において、メモリ装置は静的列デコード・ダイナミッ

ク・ランダム・アクセス・メモリである。

(3) 前記第1項に配載されたメモリ装置において、バッファは静的ランダム・アクセス・メモリ・セルの行を含む。

(4) 前記第1項に記載されたメモリ装置は更に、バッファの各プロックを別個に付属する手段を含む。

(5) 前配第1項に配収されたメモリ装置において、バッファは更にnメモリ・セルの単一の既能上のねを含み、nはアレーの列の数に相当し、 s部に分別され、sは1よりも大きい。

(6) 前記第5項に記載されたメモリ装置において、mは4であり、各部分はn/4メモリ・セルを含む。

(7) 前記第5項に記載されたメモリ装置において、mは8であり、各部分はn/8メモリ・セルを含む。

(8) 中央処理装置を含み、復館上 n 行と m 列 に配置されたメモリ・セルのアレーを持つ、少な くとも一つのメモリ装置を含み、前記少なくとも

(9)前記第1項に記載されたシステムにおいて、前記キャッシュ・メモリ 制御手段は、前記ー盟以上のプロックの所定の一個を掴々に付摘する付能手段を含み、前記アレーの所定の行からのデータのグループを記憶する。

(10) 前記第2項に記載されたシステムにおいて、前記キャッシュ・メモリ 調節手段は更に、前記パッファの前記一個以上のプロックの各々に対して、アドレスを記憶するレジスタ・ファイル

を含み、前記アドレスは前記アレーの行に対応し、 前記レジスタ・ファイルからのアドレスを、前記 アドレス・パスからの行アドレスと比べ、また比 校の結果を示す出力を持つコンパレータを含む。

(11) 前記第1項に記載されたデータ処理システムにおいて、前記パッファは機能上四個のプロックに分配される。

 ンダム・アクセス・メモリ・アレーは、CPU

(1)、アドレス及びデータ・パス(2.10.

11)、初御論理(3)、またマルチプレクサ

(5)を含むデータ処理システムで用いられる。

4. 図面の簡単な説明

羽 1 図は従来の技術の過常のSCD DRAMのプロック図を示す。

第2回は本発明によるデータ処理システムの機 傷を示すプロック図である。

羽3回は、第2回のキャッシュ/DRAM切類 装置のより詳報なプロック因である。

第4因は、本発明による第2回の多道キャッシュ 20 D R A M の、機能を示すより詳細なプロック 図である。

第 5 図 は、アドレス・フィールドを示す C P U アドレスを示す。

主な符号の説明

1:中央処理装置

2:CPUアドレス・パス

3: キャッシュ/ D R A M 頻 脚 装 程

5:行ノ列マルチプレクサ

7:DRAM技团

10:CPUF-9·バス

32:TAGレジスタ・ファイル

33: TAGアドレス・パス

34:コンパレータ


. 35:DRAM胡椒装置


71:チャージ・アレー

72:即的列パッファ

代理人 钱 村 皓










FIG. 5



PatentTranslators.com

Translation of patents from Japanese, German, French, and other languages since 1987.

1304 False Creek Way, Chesapeake, VA 23322 Tel: 757-312-8515 • Toll Free: 1-800-405-2826 Fax: 757-312-8525 • E-mail: mail@pattran.com

ter Meer, Steinmeister & Partner GbR Einspruch gegen EP 1 197 830 Hynix Semiconductor ./. Rambus Inc. Dokument D9

CERTIFICATION OF TRANSLATION

- I, Stephen Vlasta Vitek, technical translator and owner
- of PatentTranslators.com 1304 False Creek Way Chesapeake, VA 23322

hereby declare that I am well acquainted with both the Japanese and English languages, as well as a member in good standing of the American Translators Association, Northern California Translators Association, National Capital Area Translators Association, etc., and that the document listed below has been accurately translated, to the best of my knowledge and ability:

Japanese Patent Application Number 02-012687 (Processing System Using Multiple Line Cache DRAM – patent applicant Texas Instruments).

I declare under penalty of perjury that the foregoing is true and correct.

Signature Stup Vhack luty

Date: June 18, 2007

Stephen Vlasta Vitek

(19) JAPANESE PATENT OFFICE (JP)

(12) PUBLICATION OF UNEXAMINED PATENT APPLICATION (A)

(11) Kokai (Unexamined) Patent Publication Number: 2-12687

(43) Date of Disclosure: January 17, 1990

(51) Int. Cl.⁵ Identif. Symbol

Intra-Agency Number

G 11 C11/401

H 01 L 27/108 8522-5B

G 11 C 11/34

362 F

8624-5F

H 01 L 27/10

325 T

Examination Requested: not yet requested Number of Claims: 1 (total of 8 pages)

- (54) Title of the Invention: PROCESSING SYSTEM USING MULTIPLE LINE CACHE DRAM
- (21) Application Number: 1-80240
- (22) Filing Date: March 30, 1989

Priority Rights Claim: (32) March 31, 1988 (33) United States (US) (31) 175875

- (72) Inventor: Keith E. DIEFENDORFF Hancock Drive 3504, Austin, Texas United States of America
- (71) Applicant: Texas Instruments, Inc. North Central Expressway 13500 Dallas, Texas
- (74) Representative: Akira ASAMURA, patent attorney.

Specifications

- 1. Title of the Invention: Processing System Using Multiple Line Cache DRAM
- 2. Scope of the Patent's Claim
- (1) Memory device, operationally containing an array of memory cells which are individually arranged in rows and column, containing a buffer which receives or stores data

signal comprising said array of memory cells having individual memory cells; wherein this buffer is divided into more than one blocks.

3. Detailed Explanation of the Invention

(Sphere of Industrial Use)

This invention relates to a semiconductor memory device, more specifically it relates to a dynamic random access array using the static column decode (SCD) design and to a system using such a device.

Prior Art Technology and Problem Areas

As various requirements have been made in recent years on the data processing systems, their functions and general tendencies have been improved. As processors, in particular microprocessors, have become more powerful and very fast, the systems are able to operate at very high speeds. On the other hand, while the memory has not become faster, the bit size has been increased many times and the cost per bit has been reduced. This is applicable in particular to dynamic random access memory (DRAM). Therefore, many methods have been proposed and developed to enable access to the high-density memory at a more compatible speed so that data could be fetched, used and returned by a microprocessor. According to one of these methods, a cache memory is used to store one portion of the data from the main memory device. This method can be successful provided that at least two conditions are met. One of these two conditions is that the memory access time used by the cache memory must be much faster than the access time of the main memory, and the other is that one portion of the data stored in the cache memory, called by the special term "hit" must have a very probability of being accessed in the microprocessor.

[page 2]

The implementation of these cache memory devices has been developed in the technical sphere.

Because static random access memory (SRAM) devices have fast access times when compared to DRAM memory, they have been used for cache memory. For example, although the general DRAM access time is 120 nanoseconds, the SRAM memory access is generally 20 to 40 nanoseconds. However, the chip/space ratio per 1 bit in the construction of current SRAM devices is high, which is extremely unsuitable for high-density main storage devices. In addition, SRAM devices generally consume much more energy than DRAM devices.

However, it has been proposed that SRAM cache memory be located in DRAM memory arrays. This method provides some solution for problems related to speed which occur when

DRAM is accessed. This method has the following disadvantages: 1) It has been believed that a relatively large cache must be constructed in order to increase the probability of a hit. Due to the space that is needed from SRAM cells, the occupied space is above the allowable limit. 2) The logic and the register support required to realize the cache memory device takes up a very high amount of the physical space on the chip. The increase of the occupied space is probably not allowable in the DRAM chip, and if an off-chip arrangement is used, bus-compatible connections are required and by foregoing most parallel communications, the advantages of on-chip arrangement are lost.

An article by Goodman and Chiang, "The Use of Static Column RAM as a Memory Hierarchy", The 11the Annual Symposium on Computer Architecture, IEEE Computer Society Press, (1094), page 167 ~ 174, proposed the use of the sense-amplifying row in a current static column decode DRAM device, or the use of cache memory with a static row buffer. Since static row buffers are already present in such devices, this solves the problem of the usage of space above an acceptable limit in low-density SRAM cache memory. However, although memory cells which are equal to the number of DRAM and array columns are contained according to this method, the problem is that only one row of cache memory is provided. Therefore, the probability of a "hit" is generally not very high.

Goodman and Chiang also proposed as an improvement to use "by 2" or "by 4" memory devices instead of "by 1" memory device. In other words, to obtain for example the capacity of 1 M bit, instead of using one DRAM array having 1,024 memory cells with one static raw buffer, having 1,024 x 1,024 memory cells in one device, a device having four 256K bit arrays is used, each having a static row buffer with 512 cells in lengths. This construction enables four individual accessible "cache" rows because four individual static rows buffers are used. However, this solution has a drawback. Because these "by 4" device are generally more costly than "by 1" devices, it is difficult to ensure error correction using standard error correction codes and procedures. And since such "by 4" devices require many more I/O pins than "by 1" devices, a large package is required. "By 4" devices also require many more on-chip addressable functions than "by 1" devices, and because four individual static buffers are contained, twice as much space is needed when compared to "by 1" devices.

Means and Operation for Resolution of Problem Areas

It is widely known that in order to achieve a high hit ratio with cache memory systems, a large cache is required, which means many memory cells.

[page 3]

However, the inventors have discovered through statistical model analysis and by running real software operations that with conventional microprocessors which run conventional software, the number of segments divided into memory arrays cached in the cache system is much more

important for the hit ratio of the cache than the length of the segment. For example, a line of 1,024 memory cells, cached from a single memory array row, does not have a much greater probability of a hit during a conventional processing run than a cache of 512 memory cells in the length, or even a cache line of 256 memory cells in length. This is apparently because conventional microprocessors and software require very frequently access in continuous memory positions, but these operations are interrupted when random hit access is required and when two and three mode address instructions are executed in memory operations. These interruptions naturally cause dumping of all the cache columns in a single line cache system.

The result of this analysis is that the a cache consisting of two separately stored and accessed blocks or sections having the length of 512 memory cells, which has for example a length of 1,024 memory cells, has a higher chance of a hit than the block or part stored or accessed once. Moreover, for a section of four such blocks having a length of 256 memory cells, a much higher hit ratio is achieved than either with the one or two block construction described above, although the total number of memory cells remains constant. Although the more blocks there are with fewer cells per 1 block, the more efficient is the formation of the increase of the cache hit rate, when the number of about 16 blocks is reached, the logic and control required to address and access each block become a burden relative to the increase of the reached hit ratio. However, it can be expected that many more blocks can be realized with a further improvement of this a control.

The present invention provides a conventional RAM array having a static row buffer which is functionally extended over the width of the device, wherein this static buffer is divided into two or more blocks or section. These blocks or sections provide RAM arrays for multiple cache lines which can be accessed without addressing the array itself.

The present invention provides a data processing system using cache line CDRAM divided into multiple sections or blocks.

According to this invention, unacceptable chip space is not required to create a workable cache.

Furthermore, according to this invention, the cache is established on the chip so that parallel movement of data signal can be easily achieved.

Further, according to this invention, multiple line cache is established without having to use "by 2", "by 4", or "by n" devices.

Also, according to the present invention, a cache memory device is provided which maintains a high "hit probability".

Further, because the present invention uses static RAM elements, a fast access to data signal is achieved.

These and other advantages specific to this invention will be evident from the explanation and figures below.

Embodiments

Figure 1 is a block diagram of a conventional static column decode dynamic random access memory array 100. Dynamic random access memory cells, having n rows and m columns, form a memory cell array 20, connected with m parallel connection paths schematically represented with the reference symbol 5 to a static column decode buffer (SCD) 15. A column data multiplexer 25 is communicating with the SCD buffer 15. The column data multiplexer 25 has address input lines A0 - A10, indicated for example with device bus 26, having in addition as input A0 - A10 indicated with row address multiplexer 27. The static column decode dynamic access memory array, which is well know from prior art, is a data processing system which operates in a conventional manner to store and access data.

[page 4]

The system and the conventional operations of the well known SCD DRAM device form no part of the present invention, except as modified in this explanation. The system embodying the present invention is explained in the reference provided in Figure 2. This system includes a central processing unit (CPU) having an address bus 2 connected to a cache/DRAM controller 3 and a row/column address multiplexer 5. The cache/DRAM controller 3 has a MIS signal output 11 connected back to CPU 1, a row/column address output 4 connected to a row/column multiplexer 5, a row address-strobe output 8 and a column address strobe output 9, which are respectively connected to several DRAM devices 7. The row/column address multiplexer 5 has as output a multiplexed row/column address bus 6, and this is also connected to each of several DRAM devices 7. The DRAM device 7 outputs data to CPU 1 via a CPU data bus 10.

The cache/DRAM controller of the block 3 will now be further explained with reference to Figure 3. The CPU address bus 2 is connected to converter 34 and to a block address demultiplexer 31. The CPU address bus 2 is connected to a comparator 34 and to a block address demultiplexer 31. The block address multiplexer 31 is operationally connected to separate registers of a TAG register file 32, which stores row address instructions for each block of the segmented static column buffer. The TAG register file 32 is communicating with the comparator 34 through the TAG address bus 33.

The comparator 34 outputs through an output line 11 MIS signal back to CPU 11, or to a DRAM controller 35. While the operation of the DRAM controller 35 will not be explained in detail as it is well known in this sphere of technology, it includes an output 8 for row address strobe (RAS), an output 9 for column address strobe (CAS), and a row/column address selector 4. The RAS and CAS signal lines are connected to each row/column address selector 4 is input to row/address multiplexer 5.

The DRAM device of the present invention will now be explained with reference to Figure 4. The DRAM contains a charge array 71, which is provided with a configuration according to prior art. However, the array can also have a modified static random access within the scope of the present invention. The time multiplexed row/column signal is input to the device via a bus 6. A timing and control circuit 76 receives RAS signal 8 and CAS signal 9 and the other control signals required for the operation of the DRAM, which are not indicated here for the sake of simplicity, for example other signals such as READ/WRITE signal. A charge array 71, generally comprising sense amplifiers cells, is in parallel communication with the charge array 71 of the present invention through the circuit line 75. It should be taken into consideration that the charge array 71 of the present invention is shown in the figure segmented into four blocks. Depending on the case, segmentation may not be realized, as in practice, the charge array which is functionally composed of n rows of me memory cells arranged in m columns is usually not physically divided into blocks. The division lines are shown to explain the operation of the device in this case. Similarly, the static column buffer 72 is shown divided into four individual blocks as shown. These lines are used to explain the operational division rather than to indicate the physical separation of the static column buffer 72. Each operational block of the static column buffer 72 is connected to a block address demultiplexer and control circuit 73, and to column address control and multiplexer 74. The column address control and multiplexer circuit 74 is connected to CPU data bus 10.

The operation of the system will now be explained with reference to Figure 2 through Figure 5. When, for example, a memory READ cycle is started from the CPU 1, the main cache/DRAM controller normally selects the column address from the CPU address bus 2 through the line 4 connected to the row/column address multiplexer. The address is segmented into several fields, for example as shown in Figure 5. This address is multiplexed onto the DRAM address bus 6.

[page 5]

RAS and CAS are by default activated with lines 8 and 9, so that as is well known, the DRAM is in the static access mode. The cache/DRAM controller 2 decodes the block address field from the CPU address and selects the TAG address register fields 32, which is uniquely related to the decoded block address, or uniquely related to the block addressed in the static column buffer. The TAG register contains, naturally, the row address corresponding to the row address of the charge array 71, from which the block of data presently in that block of the static column buffer 72 was sensed. The TAG address from the TAG register field 32 is output to the converter 34, which compares it here the CPU address input to the comparator 34 of bus 2. If the row address is equal to the tag address, this indicates a cache hit. If the addresses are not equal, this is a cache miss and the comparator outputs the miss signal to the miss line 11.

If a hit is indicated, the cache/DRAM controller will not be operated. This is because during these operations of the controller 3, the column address is used by the DRAM and the data bit is selected from static column buffer 72. The data is moved from the RAM to the CPU data bus 10 and this memory cycle of the PCU is completed.

When a miss is detected, the miss signal is output by the controller 3 to the miss line 11 and signal is output for the CPU 1 to wait for data. If the system timing creates a state in which data is already in the data bus, the data of the data bus 10 is will be ignored. The MIS signal is then sent also to the DRAM controller 35 and the DRAM controller 35 performs operations to resolve the miss according to the method described below. The RAS signal of the line 8 and the CAS signal of the line 9 are inactivated to cause precharging of the DRAM as is well known. The DRAM controller 35 causes the row/column multiplexer to send the row address field to the DRAM and the RAS signal is activated on line 8. Because of that, the DRAM obtains all the row data from the rows addressed in the array 71 and sends it to the static column buffer 72. Next, the DRAM controller 35 causes the row/column multiplexer 5 to multiplex the column address field to the DRAM and activates CAS on line 9. The DRAM decodes the block address with the block address multiplexer 73 so that the block corresponding to the static buffer 72 is loaded to the corresponding data block from the array 71. The other data blocks are not loaded to the static buffer. The DRAM controller then loads to the register corresponding to the TAG register field 32 a new row address. The column address field is then used to output correct data bits to the CPU data bus and the cache/DRAM controller output signals in order to receive data by the CPU.

The operations of the system using the invention were explained with respect to the READ cycle. A WRITE cycle can be executed with a conventional method which is known in this technological field, essentially without regard to the configuration of the multiple line buffer. However, the cache/DRAM controller 35 will be required to update the TAG register file according to the update of the block data stored in the static buffer 72.

Various modifications of the present preferred embodiments which have been explained here can be also realized within the scope of the present invention. These modifications also include but are not limited by the examples described below. As described above, various elements of TAG register field 32, comparator 34, or DRAM controller 34 are related to or included in each memory device 7. Naturally, due to this inclusion, multiplication of these circuits is required, which may not be acceptable for multiple memory device systems. As explained above, the memory device used with the system of the present invention does not require a DRAM device.

[page 6]

The logic and control circuits may include the capability to make a determination as to whether the data of the static buffer 72 is replaced or retained. Buses 2 and 10 may have electrical, optical or other electromagnetic bias. The comparison of the TAG address to the CPU row address may

be performed in different ways, such as by indicating each row of the array with a block TAG code. Instead of direct mapping in a specified block of the array, cache blocks can be associated with any of the blocks of the array as determined by a logical operation to increase the hit rate of the cache. This is called a set-associative method. Other modifications within the scope of the patent claims are described below.

- (1) A memory device, including: individual memory cell arrays arranged operatively in rows and columns, and a buffer which receives and stores data signal from memory cell rows of said array of individual memory cells, wherein this buffer is segmented into more than one block.
- (2) The memory device described in claim 2, wherein the memory device is a static column decode dynamic random access memory.
- (3) The memory device described in claim 1, wherein the buffer includes static random access memory cell rows.
- (4) The memory device described in claim 1, further including a means assigning a function to each individual block of the buffer.
- (5) The memory device described in claim 1, wherein the buffer further includes a single operative line of n memory cells, wherein n corresponds to the number of the array columns, divided into S sections, and s is greater than 1.
- (6) The memory device described in claim 5, wherein m equals 4, and each section contains n/4 memory cells.
- (7) The memory device described in claim 5, wherein m equals 8, and each section contains n/8 memory cells.
- (8) A data processing system, including a central processing device, at least one memory device having arrays of memory cells arranged operationally in n rows and m columns; wherein at least one said memory device has a buffer containing at least m memory cells; wherein said buffer is operationally connected to said arrays of memory cells, said buffer is operationally divided into more than one section, containing a cache memory control means for the control of said memory device; wherein at least one address bus is connected to said central processing device, said cache memory control circuit and at least one said memory device; wherein the data bus is connected to said central processing device, and to at least one said memory device.
- (9) The system described in claim 1, wherein said cache memory control means comprises a means assigning function, which assigns individual specified functions to more than one blocks so that data is stored in groups consisting of specified rows of said arrays.
- (10) The system described in claim 2, wherein said cache memory control means further includes a register field for storage of addresses corresponding to more than one of said blocks in

said buffer; wherein said addresses corresponding to the rows of said array are compared to the row addresses obtained from said address bus, including a comparator which holds output indicating the result of the comparison.

- (11) The data processing system described in claim 1, wherein said buffer is operationally divided into four separate blocks.
- (12) Random access memory device (72) using a stationary buffer (72) as a cache to speed up the time access of data elements obtained from the device. The static buffer (72) is operationally divided into two or more individual blocks, and each block has data consisting of differing rows of the array. By dividing the blocks into several functions of a single buffer, the probability of a cache "hit" is greatly increased and a faster access from the buffer is achieved. The control device (3) stores the row address (TAG) of each of the multiple blocks, the address is compared to the row address of the desired data and signal is created which contains the result of this comparison.

[page 7]

The random access memory array having a multiple line cache configuration uses a data processing system including: a CPU (1), address and data buses (2, 10, 11), control logic (3), and a multiplexer (5).

4. Brief Explanation of Figures

Figure 1 is a block diagram showing a customary SCD DRAM according to prior art technology.

Figure 2 is a block diagram explaining the functions of the data processing system according to the present invention.

Figure 3 is a more detailed block diagram of the cache/DRAM control device shown in Figure 2.

Figure 4 is a more detailed diagram showing the functions of the multiple cache line DRAM in Figure 2 of the present invention.

Figure 5 shows the CPU addresses in an address field.

Explanation of Main Symbols

- 1: central processing unit,
- 2: CPU address bus

- 3: cache/DRAM control device
- 5: row/column multiplexer
- 7: DRAM device
- 10: CPU data bus
- 32 TAG register field
- 33: TAG address bus
- 34: comparator
- 35: DRAM control device
- 71: charge array
- 72: static column buffer

Representative: Akira ASAMURA, patent attorney.

Figure 1

[page 8]

Figure 2

- CPU (central processing device) cache/DRAM control device

Figure 3

- 32
- register
 DRAM control device 35

Figure 4

Figure 5

Bank	Row	Block	Byte
Most significant bit		•	Least significant bit